Věc kolem časovacího kontroléru se

Věc kolem časovacího kontroléru se má zajímavě. Jak jsem dále zjistil, čip u servisovaného modelu je ASIC Altera HardCopy. To je tedy na míru vytvořený IO, který se dušuje o desítky procent nižším příkonem, než FPGA verze. FPGA je univerzální obvod s hromadou hradel, které lze naprogramovat k tomu, aby dělaly v podstatě cokoli. Po vytvoření takového návrhu Altera nabízí výrobu mikročipu na zakázku, který je HW uzpůsoben ke konání konkrétní naprogramované úlohy (a ničeho jiného).

結果 (繁體中文) 1:

有趣的是，系統定時控制器的東西。我後來發現，servisovaného 模型中的晶片是 Altera 硬拷貝 ASIC。它因此是 IO 說數萬 FPGA 版本比百分比較小功率的措施。FPGA 是可以被程式設計為基本上什麼的蓋茨噸的通用電路。在創建後提供在 Altera 的微晶片生產的這一建議，一份合同，為了保持特定的硬體程式設計任務 （和別的）。

結果 (繁體中文) 2:

關於時序控制器的事情很有趣。正如我還發現，在服務模式Altera的HardCopy結構化ASIC芯片。因此，量身訂做IC，它由百分之幾十比FPGA版本更低功耗發誓。FPGA是噸門，可以進行編程，以已經取得基本上任何的通用電路。創造這樣的建議後，Altera提供生產定制芯片是硬件設計容納一個特定的計劃任務（而不是其他）的。

結果 (繁體中文) 3:

定時kontroléru是很有趣的事。我還發現，在servisovaného ASIC晶片altera hardcopy模型。這是一個建立在和平的IO，聲稱低功率的幾十個百分點，比fpga版本。fpga是一門通用的電路，可通過程式設計來做幾乎任何事情。建立這樣的建議altera提供定制生產的晶片的硬體平臺，是為特定的程式設計任務（和別的）。